# Magistrala AXI4-Stream — Cheat Sheet

Specyfikacja sygnałów, reguły uzgadniania (Handshake), wykresy czasowe oraz wzorce RTL w SystemVerilogu dla potoków Cut-Through (1GbE / 10GbE)

**AXI4-Stream (ARM AMBA 4)** to standardowy interfejs punkt-punkt stworzony do jednokierunkowego, potokowego przesyłania strumieni danych o bardzo niskim opóźnieniu (od nadajnika *Master / Transmitter* do odbiornika *Slave / Receiver*). W przeciwieństwie do pełnej magistrali AXI4 lub AXI4-Lite, standard AXI4-Stream **nie posiada kanału adresowego** — dane płyną jako ciągły strumień bajtów lub pakietów sieciowych.

## 1. Wykaz Sygnałów Magistrali AXI4-Stream

| Sygnał | Źródło | Szerokość | Opis techniczny i rola w systemie HFT |
|---|---|---|---|
| `ACLK` | Globalny zegar | 1 bit | Wspólny zegar magistrali (np. `125 MHz` dla 1GbE lub `156.25 MHz` dla 10GbE). Wszystkie sygnały są próbkowane wyłącznie na narastającym zboczu ( `posedge ACLK` ). |
| `ARESETn` | Globalny reset | 1 bit | Reset aktywny stanem niskim ( `0` ). Podczas resetu `TVALID` musi być wymuszone na `0` . Wyjście z resetu musi być zsynchronizowane z `ACLK` . |
| `TVALID` | Master (Nadajnik) | 1 bit | **Ważność danych:** Stan `1` oznacza, że Master wystawił poprawne dane na linii `TDATA` (oraz sygnałach towarzyszących) i czeka na ich odebranie. |
| `TREADY` | Slave (Odbiornik) | 1 bit | **Gotowość odbiornika (Backpressure):** Stan `1` oznacza, że Slave jest gotowy przyjąć dane w bieżącym takcie zegara. Stan `0` wstrzymuje nadajnik. |
| `TDATA` | Master (Nadajnik) | `8n` bitów (np. 8, 32, 64) | **Szyna danych:** Przesyłany ładunek. W Waszym projekcie 1GbE ma szerokość **8 bitów** (1 bajt/takt), natomiast w systemach 10GbE ma **64 bity** (8 bajtów/takt). |
| `TLAST` | Master (Nadajnik) | 1 bit | **Granica pakietu:** Przyjmuje stan `1` dokładnie na ostatnim przesyłanym słowie ramki Ethernet lub komunikatu giełdowego. Pozwala zresetować liczniki bajtów parsera. |
| `TKEEP` | Master (Nadajnik) | `n` bitów (1 bit na bajt) | **Kwalifikator bajtów:** Wskazuje, które bajty w szerokiej szynie `TDATA` są częścią pakietu ( `1` = ważny bajt, `0` = pusty bajt dopełniający na końcu ramki przy `TLAST=1` ). Pomijany przy szynie 8-bitowej. |

| Sygnał | Źródło | Szerokość | Opis techniczny i rola w systemie HFT |
|---|---|---|---|
| `TUSER` | Master (Nadajnik) | Dowolna (np. 1–64 bity) | **Metadane użytkownika:** Dodatkowe informacje przekazywane równolegle z danymi. W HFT służy do przesłania znacznika błędu sumy CRC-32 na końcu ramki ( `bad_frame` ) lub sprzętowego znacznika czasu ( `hw_timestamp` ). |
| `TSTRB` / `TID` / `TDEST` | Master (Nadajnik) | Opcjonalne | Rzadko używane w HFT: `TSTRB` oznacza dane pozycyjne, `TID` identyfikator strumienia, a `TDEST` numer portu docelowego w przełącznikach (Crossbar/Switch). |


## 2. Trzy Złote Reguły Protokołu (Handshake Rules)

> **Warunek Transferu (Beat):** Przesłanie pojedynczej porcji danych zachodzi wyłącznie na narastającym zboczu zegara `ACLK` , na którym **jednocześnie** oba sygnały sterujące mają stan wysoki: `(TVALID == 1'b1) && (TREADY == 1'b1)` .

1. **Zakaz wycofywania danych przez Mastera:** Kiedy Master podniesie sygnał `TVALID = 1` , **nie wolno mu** obniżyć `TVALID` z powrotem do `0` ani zmienić wartości na liniach `TDATA` , `TLAST` , `TKEEP` i `TUSER` , dopóki Slave nie potwierdzi odbioru stanem `TREADY == 1` .
2. **Zakaz czekania Mastera na TREADY (Ochrona przed Deadlockiem):** Master **nie może** uzależniać wystawienia `TVALID = 1` od tego, czy Slave wystawił wcześniej `TREADY = 1` . Jeśli Master ma dane do wysłania, musi bezwarunkowo podnieść `TVALID` .
3. **Niezależność Slave'a:** Slave ma prawo wystawić `TREADY = 1` domyślnie (zanim pojawi się `TVALID` ) lub poczekać na pojawienie się `TVALID == 1` . W systemach HFT zawsze utrzymujemy `TREADY = 1` domyślnie, aby uzyskać **0 taktów opóźnienia** na uścisk dłoni.

## 3. Wykresy Czasowe (Timing Diagrams)

Poniższy wykres przedstawia wszystkie cztery możliwe stany magistrali AXI4-Stream podczas przesyłania 4-bajtowego pakietu ( `D0` , `D1` , `D2` , `D3` ) z zaznaczeniem momentów próbkowania na narastającym zboczu zegara `ACLK` .




**Rys. 1. Przebieg czasowy AXI4-Stream: (T1) Transfer natychmiastowy D0; (T2) Master nie ma danych (TVALID=0); (T3) Transfer D1; (T4) Slave wstrzymuje odbiór (TREADY=0, Backpressure) — Master musi utrzymać D2 na szynie aż do zbocza kończącego T5; (T6) Transfer ostatniego bajtu D3 wraz ze znacznikiem TLAST=1.**

## 4. Rola TKEEP i TUSER w Systemach 1GbE oraz 10GbE

W Waszym projekcie Profesor zwrócił uwagę na różnicę między strumieniem 8-bitowym (1GbE) a 64-bitowym (10GbE). W protokole AXI4-Stream różnica ta objawia się koniecznością stosowania wektora `TKEEP` przy szerokiej magistrali:

| Parametr | Architektura 1GbE (Wasz układ Artix-7) | Architektura 10GbE (Serwery HFT SFP+) |
|---|---|---|
| **Szerokość `TDATA` i zegar** | `8 bitów` (1 bajt) @ `125 MHz` (okres `8 ns`) | `64 bity` (8 bajtów) @ `156.25 MHz` (okres `6.4 ns`) |
| **Użycie sygnału `TKEEP`** | **Zbędny** (zawsze równy `1'b1`). Każdy pojedynczy takt zegara z `TVALID=1` niesie dokładnie 1 pełny bajt ramki. | **Kluczowy (8 bitów: `TKEEP[7:0]`).** Jeśli ramka ma np. 67 bajtów, to w 9. takcie (przy `TLAST=1`) ważne są tylko 3 dolne bajty: `TKEEP = 8'b0000_0111` (`0x07`). |
| **Obsługa błędu FCS (CRC-32) w `TUSER`** | W architekturze *Cut-Through* odbiornik MAC nie może cofnąć bajtów wysłanych już do parsera ITCH. Gdy na końcu ramki (przy `TLAST=1`) suma kontrolna CRC-32 okaże się błędna, MAC wystawia `TUSER[0] = 1'b1` (`bad_frame`), co nakazuje logice decyzyjnej anulować zlecenie (*Late Packet Abort*). | |




**Rys. 2. Działanie maski bajtowej TKEEP[7:0] podczas ostatniego cyklu pakietu (TLAST = 1) na szerokiej szynie 64-bitowej.**

## 5. Wzorce Projektowe w SystemVerilogu (RTL Templates)

### Wzorzec A: Konwencja nazewnictwa portów (Standard Xilinx Vivado)

Gdy moduł w potoku HFT jednocześnie odbiera strumień z poprzedniego bloku i wysyła go dalej (np. `eth_ip_udp_parser`), porty wejściowe poprzedzamy prefiksem `s_axis_` **(Slave)**, a wyjściowe prefiksem `m_axis_` **(Master)**.

### Wzorzec B: Potokowy stopień AXI4-Stream (100% Line-Rate + pełna obsługa Backpressure)

Najważniejszy wzorzec w całym kodzie RTL: rejestr potokowy, który przetwarza 1 bajt w każdym takcie zegara (bez przerw między cyklami) i poprawnie zatrzymuje się, gdy moduł docelowy obniży `m_axis_tready`:

```
module axis_pipeline_stage #(
    parameter int DATA_W = 8
)(
    input  logic              aclk,
    input  logic              aresetn,

    // Wejście AXI4-Stream (Slave Interface - np. z warstwy MAC)
    input  logic [DATA_W-1:0] s_axis_tdata,
    input  logic              s_axis_tvalid,
    output logic              s_axis_tready,
    input  logic              s_axis_tlast,

    // Wyjście AXI4-Stream (Master Interface - np. do dekodera ITCH)
    output logic [DATA_W-1:0] m_axis_tdata,
    output logic              m_axis_tvalid,
    input  logic              m_axis_tready,
    output logic              m_axis_tlast
);

    // KLUCZOWY WZÓR: Możemy przyjąć nowe słowo z wejścia, jeśli nasz rejestr
wyjściowy
    // jest aktualnie pusty (!m_axis_tvalid) LUB jeśli odbiornik właśnie go
opróżnia (m_axis_tready).
    assign s_axis_tready = !m_axis_tvalid || m_axis_tready;

    // Impulsy informujące o faktycznym zatrzaskiwaniu danych na wejściu i
wyjściu
    wire s_fire = s_axis_tvalid && s_axis_tready;
    wire m_fire = m_axis_tvalid && m_axis_tready;

    always_ff @(posedge aclk) begin
        if (!aresetn) begin
            m_axis_tvalid <= 1'b0;
            m_axis_tdata  <= '0;
            m_axis_tlast  <= 1'b0;
        end else begin
            // Aktualizacja flagi ważności wyjścia (TVALID)
            if (s_fire) begin
                m_axis_tvalid <= 1'b1; // Właśnie załadowaliśmy nową daną z
wejścia
            end else if (m_fire) begin
                m_axis_tvalid <= 1'b0; // Odbiornik odebrał daną, a z wejścia
nic nowego nie przyszło
            end

            // Zatrzaskiwanie danych (TDATA, TLAST) odbywa się TYLKO przy
s_fire!
            // Dzięki temu przy m_axis_tready == 0 dane czekają nienaruszone
(Reguła 1).
            if (s_fire) begin
                m_axis_tdata <= s_axis_tdata; // Tu możesz wykonać operację w
locie na bajcie
                m_axis_tlast <= s_axis_tlast;
            end
```

### Wzorzec C: Licznik bajtów ramki (Cut-Through Byte Counter) sterowany przez AXI4-Stream

W parserach sieciowych HFT licznik bajtów `byte_cnt` może zwiększać się **wyłącznie wtedy, gdy zachodzi transfer ( `s_fire` )**, a zerować dokładnie w cyklu, w którym zachodzi transfer z ustawioną flagą `s_axis_tlast` :

```
 logic [10:0] byte_cnt;
wire         axis_beat = s_axis_tvalid && s_axis_tready;

always_ff @(posedge aclk) begin
    if (!aresetn) begin
        byte_cnt <= 11'd0;
    end else if (axis_beat) begin
        if (s_axis_tlast)
            byte_cnt <= 11'd0;          // Koniec ramki -> zerujemy licznik na
kolejny pakiet
        else
            byte_cnt <= byte_cnt + 1'b1; // Kolejny ważny bajt w strumieniu
    end
end
```

## 6. Lista Kontrolna Debugowania (Najczęstsze błędy w symulacji)

- **Zubienie pierwszego lub ostatniego bajtu:** Zawsze sprawdzaj w oknie przebiegów (Waveform), czy Twój parser sprawdza warunek `if (tvalid && tready)` , a nie samo `if (tvalid)` . Jeśli sprawdzasz samo `tvalid` , podczas chwilowego opadnięcia `tready = 0` Twój licznik bajtów policzy ten sam bajt kilkukrotnie!
- **Sklejanie dwóch ramek w jedną:** Jeśli moduł nadawczy (np. MAC RX) zapomni wystawić `tlast = 1` dokładnie razem z ostatnim ważnym bajtem ( `tvalid = 1` ), parser ITCH nie wyzeruje licznika `byte_cnt` i potraktuje nagłówek MAC kolejnego pakietu jako dalszą część poprzedniej wiadomości.
- **Brak linii `TREADY` na samym wejściu z układu PHY:** Fizyczny układ sieciowy (YT8531C-CA) wypycha bajty z kabla Ethernet bez możliwości zatrzymania. Dlatego pierwszy moduł za układem PHY ( `eth_mac_rx` ) nie ma wyjścia `tready` w stronę kabla — wszystkie kolejne moduły w ścieżce *Fast Path* muszą przetwarzać strumień z przepustowością 100% (bez blokowania wejścia).